# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-069066

(43)Date of publication of application: 11.03.1997

(51)Int.CI.

G06F 12/14 G11C 16/06

(21)Application number: 07-254041

(71)Applicant: SHARP CORP

(22)Date of filing:

29.09.1995

(72)Inventor: FUKUMOTO KATSUMI

TAKI MASAMITSU

(30)Priority

Priority number: 07153687

Priority date: 20.06.1995


Priority country: JP

## (54) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To eliminate the need to provide an input terminal for a write protect signal WP from outside and maintain compatibility with an existent EPROM, an existent EEPROM, etc.

SOLUTION: The signal WP for making a protection state set in a protection state setting part 2 of an erasure block 1 effective is generated by a WP signal generation part 9. This WP signal generation part 9 automatically makes the signal WP active when a command station 8 decides a lock block command. When a WP reset command decision part decides a WP reset command. the signal WP is made inactive. Even when a WP setting command decision part decides a setting command, the signal can be made active. Those functions operate when specific data is inputted in a 1st write cycle and a specific address and data are inputted in a 2nd write cycle.



## **LEGAL STATUS**

[Date of request for examination]

16.07.1999

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3487690

[Date of registration]

31.10.2003

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-69066

(43)公開日 平成9年(1997)3月11日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ			技術表示箇所
G06F	12/14	310		G 0 6 F	12/14	310F	
						310B	
G11C	16/06			G 1 1 C	17/00	309F	

審査請求 未請求 請求項の数19 OL (全 17 頁)

(21)出願番号	特願平7-254041	(71)出願人	000005049	
			シャープ株式会社	
(22)出顧日	平成7年(1995) 9月29日		大阪府大阪市阿倍野区長池町22番22号	
		(72)発明者	福本 克巳	
(31)優先権主張番号	特願平7-153687		大阪府大阪市阿倍野区長池町22番22号	シ
(32)優先日	平7 (1995) 6 月20日		ャープ株式会社内	
(33)優先権主張国	日本(JP)	(72)発明者	滝 将光	
			大阪府大阪市阿倍野区長池町22番22号	シ
			ャープ株式会社内	
		(74)代理人	弁理士 山本 秀策	


## (54) 【発明の名称】 不揮発性半導体記憶装置

### (57)【要約】

(修正有)

【課題】 外部からライトプロテクト信号WPの入力端子を設ける必要がなく、既存のEPROMやEEPROMなどとの互換性を保つ。

【解決手段】 消去ブロック1の保護状態設定部2に設定された保護状態を有効にするためのWP信号をWP信号発生部9aで発生させる。このWP信号発生部9aは、コマンドステートマシン8がロックブロックコマンドを判定した場合にWP信号を自動的にアクティブにする。WP解除コマンド判定部9bがWP解除コマンドを判定した場合には、WP信号を非アクティブにする。なお、WP設定コマンド判定部9cがWP設定コマンドを判定した場合にもアクティブにすることができる。これらの機能は、1回目の書き込みサイクルで特定のアドレスとデータが入力された場合に動作する。



【特許請求の範囲】

【請求項1】 電気的にデータの書き換えと消去が可能 な不揮発性半導体記憶装置において、

所定の各アドレス領域について、それぞれ当該アドレス 領域内のデータの書き込みと消去を禁止するための保護 状態を設定することができる保護状態設定手段と、

WP信号がアクティブである場合にのみ、該保護状態設定手段が保護状態にあるデータの書き込み動作と消去動作を禁止するデータ保護手段と、

1回のバスサイクルによって外部から入力される特定のデータおよび/またはアドレス、または、2回以上のバスサイクルによって外部から入力される特定のデータおよび/またはアドレスの組み合わせによりWP設定コマンドの入力を判定するWP設定コマンド判定手段と、

WP信号を発生するものであり、少なくとも該WP信号が非アクティブである場合に、該WP設定コマンド判定手段がWP設定コマンドの入力を判定すると、該WP信号をアクティブにするWP信号発生手段とを備えた不揮発性半導体記憶装置。

【請求項2】 電気的にデータの書き換えと消去が可能 20 な不揮発性半導体記憶装置において、

所定の各アドレス領域について、それぞれ当該アドレス 領域内のデータの書き込みと消去を禁止するための保護 状態を設定することができる保護状態設定手段と、

WP信号がアクティブである場合にのみ、該保護状態設定手段が保護状態にあるデータの書き込み動作と消去動作を禁止するデータ保護手段と、

1回のバスサイクルによって外部から入力される特定のデータおよび/またはアドレス、または、2回以上のバスサイクルによって外部から入力される特定のデータおよび/またはアドレスの組み合わせによりWP解除コマンドの入力を判定するWP解除コマンド判定手段と、

WP信号を発生するものであり、少なくとも該WP信号がアクティブである場合に、該WP解除コマンド判定手段がWP解除コマンドの入力を判定すると、該WP信号を非アクティブにするWP信号発生手段とを備えた不揮発性半導体記憶装置。

【請求項3】 電気的にデータの書き換えと消去が可能 な不揮発性半導体記憶装置において、

所定の各アドレス領域について、それぞれ当該アドレス 領域内のデータの書き込みと消去を禁止するための保護 状態を設定することができる保護状態設定手段と、

WP信号がアクティブである場合にのみ、該保護状態設定手段が保護状態にあるデータの書き込み動作と消去動作を禁止するデータ保護手段と、

1回のバスサイクルによって外部から入力される特定のデータおよび/またはアドレス、または、2回以上のバスサイクルによって外部から入力される特定のデータおよび/またはアドレスの組み合わせによりWP設定コマンドの入力を判定するWP設定コマンド判定手段と、

2

1回のバスサイクルによって外部から入力される特定のデータおよび/またはアドレス、または、2回以上のバスサイクルによって外部から入力される特定のデータおよび/またはアドレスの組み合わせによりWP解除コマンドの入力を判定するWP解除コマンド判定手段と、WP信号を発生するものであり、少なくとも該WP信号が非アクティブである場合に、該WP設定コマンド判定手段がWP設定コマンドの入力を判定すると、該WP信号をアクティブにし、少なくとも該WP信号がアクティブである場合に、該WP解除コマンド判定手段がWP解

除コマンドの入力を判定すると、該WP信号を非アクティブにするWP信号発生手段とを備えた不揮発性半導体記憶装置。 【請求項4】 前記WP設定コマンド判定手段が、1回

【請求項4】 削記WP設定コマント判定手段が、1回のバスサイクルによって外部から入力される特定のデータ、または、2回以上のバスサイクルによって外部から入力される特定のデータの組み合わせによりWP設定コマンドの入力を判定する請求項1または請求項3記載の不揮発性半導体記憶装置。

【請求項5】 前記WP設定コマンド判定手段が、1回目のバスサイクルによって外部から入力される特定のデータおよび/またはアドレスと、2回目のバスサイクルによって外部から入力される特定のデータおよび/またはアドレスとの組み合わせによりWP設定コマンドの入力を判定する請求項1または請求項3記載の不揮発性半導体記憶装置。

【請求項6】 前記WP設定コマンド判定手段が、1回目のバスサイクルによって外部から入力される特定のデータと、2回目のバスサイクルによって外部から入力される特定のデータとの組み合わせによりWP設定コマンドの入力を判定する請求項5記載の不揮発性半導体記憶装置。

【請求項7】 前記WP設定コマンド判定手段が、1回目のバスサイクルによって外部から入力される特定のデータと、2回目のバスサイクルによって外部から入力される特定のデータおよびアドレスとの組み合わせによりWP設定コマンドの入力を判定する請求項5記載の不揮発性半導体記憶装置。

【請求項8】 前記WP設定コマンド判定手段が、1回目のバスサイクルによって外部から入力される特定のデータおよびアドレスと、2回目のバスサイクルによって外部から入力される特定のデータとの組み合わせによりWP設定コマンドの入力を判定する請求項5記載の不揮発性半導体記憶装置。

【請求項9】 前記WP設定コマンド判定手段が、1回目のバスサイクルによって外部から入力される特定のデータおよびアドレスと、2回目のバスサイクルによって外部から入力される特定のデータおよびアドレスとの組み合わせによりWP設定コマンドの入力を判定する請求 項5記載の不揮発性半導体記憶装置。

【請求項10】 前記WP設定コマンド判定手段が、各バスサイクル時に入力されるデータをラッチするデータラッチ回路と、該データラッチ回路がラッチしたデータを特定のデータと比較するデータ比較回路と、該データ比較回路の比較結果をラッチする比較結果ラッチ回路と、各バスサイクル時に入力されるアドレスをラッチ回路と、該アドレスラッチ回路と、該アドレスを特定のアドレスと比較するアドレスを特定のアドレスと比較するアドレスを特定のアドレスと比較するアドレスを特定のアドレスと比較するアドレスを特定のアドレスと比較するアドレスを特定のアドレスと比較するアドレスと比較における、該比較結果ラッチ回路がラッチした前回比較結果がデータの一致であり、かつ、該アドレス比較回路の比較結果がデータのであり、かつ、該アドレス比較回路の比較結果がアレスの一致である場合にWP設定コマンドであると判定する論理回路とからなる請求項7記載の不揮発性半導体記憶装置。

【請求項11】 前記WP解除コマンド判定手段が、1回のバスサイクルによって外部から入力される特定のデータ、または、2回以上のバスサイクルによって外部から入力される特定のデータの組み合わせによりWP解除コマンドの入力を判定する請求項2~3記載の不揮発性 20半導体記憶装置。

【請求項12】 前記WP解除コマンド判定手段が、1回目のバスサイクルによって外部から入力される特定のデータおよび/またはアドレスと、2回目のバスサイクルによって外部から入力される特定のデータおよび/またはアドレスとの組み合わせによりWP解除コマンドの入力を判定する請求項2~3記載の不揮発性半導体記憶装置。

【請求項13】 前記WP解除コマンド判定手段が、1回日のバスサイクルによって外部から入力される特定のデータと、2回目のバスサイクルによって外部から入力される特定のデータとの組み合わせによりWP解除コマンドの入力を判定する請求項12記載の不揮発性半導体記憶装置。

【請求項14】 前記WP解除コマンド判定手段が、1回目のバスサイクルによって外部から入力される特定のデータと、2回目のバスサイクルによって外部から入力される特定のデータおよびアドレスとの組み合わせによりWP解除コマンドの入力を判定する請求項12記載の不揮発性半導体記憶装置。

【請求項15】 前記WP解除コマンド判定手段が、1 回目のバスサイクルによって外部から入力される特定の データおよびアドレスと、2回目のバスサイクルによっ て外部から入力される特定のデータとの組み合わせによ りWP解除コマンドの入力を判定する請求項12記載の 不揮発性半導体記憶装置。

【請求項16】 前記WP解除コマンド判定手段が、1 回目のバスサイクルによって外部から入力される特定の データおよびアドレスと、2回目のバスサイクルによっ て外部から入力される特定のデータおよびアドレスとの 組み合わせによりWP解除コマンドの入力を判定する請求項12記載の不揮発性半導体記憶装置。

【請求項17】 前記WP解除コマンド判定手段が、各バスサイクル時に入力されるデータをラッチするデータラッチ回路と、該データラッチ回路がラッチしたデータを特定のデータと比較するデータ比較回路と、該データ比較回路の比較結果をラッチする比較結果ラッチ回路と、各バスサイクル時に入力されるアドレスをラッチするアドレスを特定のアドレスと比較するアドレスを特定のアドレスと比較するアドレス比較回路と、2回目のバスサイクル以降における、該比較結果ラッチ回路がラッチした前回比較結果がデータの一致であり、該データ比較回路の比較結果がデータの一致であり、該アドレス比較回路の比較結果がデータの一致であり、該アドレス比較回路の比較結果がアドレスの一致である場合にWP解除コマンドであると判定する論理回路とからなる請求項14記載の不揮発性半導体記憶装置。

【請求項18】 前記WP信号発生手段が、電源投入時 およびシステムのリセット時にWP信号をアクティブと する請求項 $1\sim170$ いずれかに記載の不揮発性半導体 記憶装置。

【請求項19】 1回のバスサイクルによって外部から入力される特定のデータおよび/またはアドレス、または、2回以上のバスサイクルによって外部から入力される特定のデータおよび/またはアドレスの組み合わせにより保護状態設定コマンドの入力を判定し、かつ、いずれかのバスサイクルによって外部から入力されるアドレスにより保護状態を設定するアドレス領域を指定する保護状態設定コマンド判定手段が設けられると共に、

前記保護状態設定手段が、該保護状態設定コマンド判定 手段が保護状態設定コマンドの入力を判定した場合に、 指定されたアドレス領域について保護状態を設定するも のであり、

前記WP信号発生手段が、該保護状態設定コマンド判定 手段が保護状態設定コマンドの入力を判定した場合に、 WP信号をアクティブとする請求項1~18のいずれか に記載の不揮発性半導体記憶装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、電気的にデータの 書き換えと消去が可能な不揮発性半導体記憶装置に関す る。

#### [0002]

【従来の技術】従来、ユーザ側でデータの書き換えが可能な不揮発性半導体記憶装置としては、FAMOS[Flo ating gate Avalanche injection Metal Oxide Semicon ductor]構造などのセルトランジスタを用いたEPROM[Erasable Programmable Read-Only Memory]がある。このEPROMは、プログラマ(ライタ)と称される書き込み装置を用いてデータの書き込みを行うことがで

き、紫外線の照射により全メモリセルのデータを一括して消去することができる。そして、このEPROMは、メモリセル面積の小さい1トランジスタ/1セル構造が可能であるため、大容量の集積化が容易でビット単価が安いという利点を有する。しかし、消去の際の紫外線照射のために高価な石英ガラス付きのセラミックパッケージを用いる必要があるので、チップ単価があまり安くならないだけでなく、データの書き込みには専用の書き込みはでからないだけでなく、データの書き込みには専用の書き込みないだけでなく、データの書き込みには専用の書き込みにてシステムに装着しなければならず、この書き込みの際のチップの脱着の手間が面倒であり実装コストも高くなるという欠点があった。

【0003】一方、電気的に書き換えが可能となる不揮発性半導体記憶装置としては、FN[Fowler-Nordheim]トンネル電流を利用するFLOTOX[Floating gate TunnelOxide]構造などのセルトランジスタを用いたEEPROM[Electrically EPROM]がある。このEEPROMは、システムに装着したままで電気的にデータの書き込みと消去が可能となる利点を有する。しかし、各メモリセルには選択トランジスタが必要となるので、このメモリセル面積がEPROMの1.5~2倍程度の大きさとなるため、ビット単価が高くなり大容量化に適さないという欠点があった。

【0004】そこで、上記EPROMとEEPROMの 利点を兼ね備えた不揮発性半導体記憶装置として、フラ ッシュメモリが従来から開発されている。このフラッシ ュメモリのメモリセルは、例えば米国特許524915 8号や米国特許5245570号などにおいて開示され ているように、図10に示すようなMOS[Metal Oxide Semiconductor] · FET[Field Effect Transistor]構 造のセルトランジスタの制御ゲート41の下層にゲート 酸化膜で絶縁された浮遊ゲート (floating gate) 42 を設けたものであり、これによって選択トランジスタを 省略して1トランジスタ/1セル構造を実現することに より、EPROMと同程度の安いビット単価を得て大容 量化に適したものとしている。しかも、電気的なデータ の書き込みと消去が可能であるため、安価なプラスチッ クパッケージが利用でき、チップの脱着の手間もなくす ことができる。ただし、データの消去は、チップ単位ま たはチップ内を複数の消去ブロックに分割した場合には この消去ブロック単位となる。

【0005】上記フラッシュメモリのセルトランジスタにデータを書き込む際には、制御ゲート41に12V程度の高電圧を印加すると共にソース43を接地(0V)し、ドレイン44に7V程度の電圧を印加する。すると、ドレイン44とソース43の間に大きな電流が流れ、これによってドレイン接合近傍に発生した高エネルギーのホットエレクトロンが浮遊ゲート42内に注入されて、この浮遊ゲート42に電子が蓄積される。したがって、データが書き込まれたセルトランジスタは、制御

6

ゲート41から見たしきい値電圧が高くなり、これによって例えば"1"のデータを記憶することができる。なお、このようにホットエレクトロンを用いて浮遊ゲート42に電子を注入する方式では、書き込み時に各セルトランジスタに1mA程度の大きな電流を供給する必要が生じる。そこで、通常のEEPROMと同様に、FNトンネル電流を利用して電子の注入を行うことにより、書き込み時に必要となる電流を低減させるようにしたフラッシュメモリも開発されている。

【0006】データの消去の際には、ソース43に12 V程度の高電圧を印加すると共に制御ゲート41を接地する。すると、浮遊ゲート42とソース43の間に高電界が発生し、この浮遊ゲート42に蓄積された電子が薄いゲート酸化膜を介してトンネル電流により引き抜かれるので、セルトランジスタのしきい値電圧が低下して記憶していたデータが消去される。ただし、フラッシュメモリのセルトランジスタは選択トランジスタが省略されているので、浮遊ゲート42から電子が過剰に引き抜かれる過剰消去が発生すると、セルトランジスタのしきい値電圧が負電圧となりリーク電流が流れるようになって、同一ビット線上のセルトランジスタへのアクセスが妨害される致命的な不良となる。したがって、データの消去を行う場合には、この過剰消去を防止するための対策を講じる必要がある。

【0007】なお、上記消去方法では、ソース43に高 電圧を印加するので、ソース接合の耐電圧を高める必要 上ソース電極側が微細化し難くなると共に、ソース接合 近傍に発生したホットホールの一部がゲート酸化膜中に トラップされてセルトランジスタの信頼性が低下すると いう欠点が生じる。そこで、ソース43に電源電圧VCC (通常は約5V) を印加すると共に制御ゲート41に-10 V程度の負電圧を印加し、浮遊ゲート42に蓄積さ れた電子をトンネル電流により引き抜くことにより消去 を行う方法(負ゲート消去)もある。この負ゲート消去 によれば、ソース43に印加される電圧が低下するの で、ソース接合の耐電圧を低くすることができ、セルト ランジスタのゲート長を短縮することができるという利 点がある。また、ソース43に高電圧を印加する上記消 去方法では、消去時に流れるバンド間トンネル電流がチ ップ全体で数mAに達するので、通常の電流供給能力の 小さい昇圧回路ではこの高電圧を供給することができ ず、消去用の高電圧Vppを外部の電源から供給する必要 があった。しかし、負ゲート消去を用いた場合には、ソ ース43には電源電圧VCCを印加すればよいので、フラ ッシュメモリにこの電源電圧VCCのみを供給する単一電 源化を比較的容易に可能にすることができる。

【0008】データの読み出しの際には、ソース43を接地 (0 V) してドレイン44に1 V程度の低電圧を印加すると共に、制御ゲート41に電源電圧 VCC (通常は約5 V) を印加する。すると、浮遊ゲート42に電子が

蓄積されていない場合にはしきい値電圧が低いためにセルトランジスタが導通してドレイン44とソース43の間にドレイン電流が流れるが、上記書き込みが行われて浮遊ゲート42に電子が蓄積されている場合にはしきい値電圧が高くなってセルトランジスタが遮断されたままになるので、ドレイン44とソース43の間にほとんどドレイン電流が流れない。したがって、このドレイン電流の大小を検出することにより、セルトランジスタに記憶された"0"または"1"のデータを読み出すことができる。なお、この読み出しの際にドレイン44に印加する電圧を1V程度の低電圧とするのは、高い電圧の印加により寄生的な弱い書き込み(ソフトライト)が発生するのを防止するためである。

【0009】上記フラッシュメモリのセルトランジスタは、書き込みをドレイン接合側で行い、消去をソース接合側で行うので、素子設計上のこれらの接合プロファイルをそれぞれの動作に応じて最適化することが望ましい。即ち、ドレイン接合は、書き込み効率を高めるために電界集中型プロファイルを用いると共に、ソース接合は、消去の際の高電圧を印加可能にするために電界緩和型プロファイルを用いて、ドレイン接合側とソース接合側が非対称構造となるようにする。

【0010】ところで、近年の電池駆動による携帯型の電子機器の普及や半導体製造プロセスの微細化に伴い、半導体装置の動作電源の低電圧化が要望されるようになって来て、最近では電源電圧VCCを5Vから3.3Vに低下させた半導体装置の開発が活発になっている。そして、上記フラッシュメモリにおいても、この3.3Vの電源電圧VCCにより動作するデバイスが開発されている。ただし、このような3.3Vの電源電圧VCCを用いるフラッシュメモリであっても、現状では、読み出し時にセルトランジスタの制御ゲート41に印加する電圧は、動作の高速化と動作マージンを十分に拡大するために、チップ内部に設けたワード線昇圧回路によって電源電圧VCCを5V程度に昇圧して印加するようにしている

【0011】上記フラッシュメモリは、RAM[Random Access Memory]などと異なり、データの書き込みや読み出しの他に、ブロック消去やチップ一括消去および状態レジスタの読み出しなどの多数の動作状態を備えている。したがって、これらの各動作状態を外部から送られて来るチップイネーブル信号CEバーやライトイネーブル信号WEバーなどの制御信号の組み合わせで指定しようとすると、従来のEPROMやEEPROMの制御信号以外にさらに新たな制御信号を定め、それぞれの制御信号ごとに入力端子を設けなければならないために使い難いデバイスとなる。そこで、実際に実用化されているフラッシュメモリは、米国特許5053990号に開示されているように、制御信号の組み合わせではなく、データやアドレスの組み合わせをコマンドとし、これによ50

8

り各動作状態を指定するコマンド方式が主流になっている。このようなフラッシュメモリでは、外部から入力されたコマンドの種類をコマンドステートマシン (CSM)が判定し、このコマンドに応じてライトステートマシン (WSM)がそれぞれの動作を実行することになる。

【0012】上記フラッシュメモリは、米国特許524 9158号に開示されたようにメモリセルアレイを分割 した消去ブロックの大きさが不均等なもの(ブートブロ ック構成)と、米国特許5245570号に開示された ようにこの消去ブロックの大きさが均等なものとがあ る。そして、消去ブロックを均等な大きさに分割したフ ラッシュメモリには、消去ブロック内のデータの消去と 書き込みを禁止するために、各消去ブロックごとに保護 状態を設定可能にしたWP[Write Protect]機能を備え たものがある。また、このようなフラッシュメモリは、 外部からライトプロテクト信号WPバーを入力するため のWPバー入力端子を設けている。ライトプロテクト信 号WPバーは、これがアクティブ(Lレベル)の場合に 各消去ブロックに設定された保護状態を有効にし、非ア クティブ(Hレベル)の場合にはこの保護状態を無効に するための制御信号である。即ち、WPバー入力端子が Lレベルに設定されている場合にのみ、保護状態を設定 された消去ブロックへの消去動作と書き込み動作を禁止 し、その他の場合には全て消去/書き込み動作を実行可 能とする。なお、ブートブロック構成のものは、特定の ピンに12Vの高電圧を印加するかしないかで消去ブロ ックの保護を行っている。

#### [0013]

【発明が解決しようとする課題】ところが、上記WP機能を備えたフラッシュメモリでは、WPバー入力端子を有するために、既存のEPROMやEEPROMなどのメモリデバイスとの互換性がなくなり、ライトプロテクト信号WPバーを入力するための周辺回路が増加するという問題があった。また、このWPバー入力端子に入力するライトプロテクト信号WPバーをアクティブに設定する前に、重要なデータなどが誤って消去されたり書き換えられるおそれが生じ易いという問題もあった。

【0014】本発明は、上記従来の問題を解決するもので、内部的に発生させたWP信号を外部からのコマンドによって切り換えることによりデータの保護状態の有効/無効を制御することができる不揮発性半導体記憶装置を提供することを目的とする。

#### [0015]

【課題を解決するための手段】本発明の不揮発性半導体記憶装置は、電気的にデータの書き換えと消去が可能な不揮発性半導体記憶装置において、所定の各アドレス領域について、それぞれ当該アドレス領域内のデータの書き込みと消去を禁止するための保護状態を設定することができる保護状態設定手段と、WP信号がアクティブで

ある場合にのみ、該保護状態設定手段が保護状態にある データの書き込み動作と消去動作を禁止するデータ保護 手段と、1回のバスサイクルによって外部から入力され る特定のデータおよび/またはアドレス、または、2回 以上のバスサイクルによって外部から入力される特定の データおよび/またはアドレスの組み合わせによりWP 設定コマンドの入力を判定するWP設定コマンド判定手 段と、WP信号を発生するものであり、少なくとも該W P信号が非アクティブである場合に、該WP設定コマン ド判定手段がWP設定コマンドの入力を判定すると、該 WP信号をアクティブにするWP信号発生手段とを備 え、そのことにより上記目的が達成される。

【0016】また、好ましくは、本発明の不揮発性半導 体記憶装置において、電気的にデータの書き換えと消去 が可能な不揮発性半導体記憶装置において、所定の各ア ドレス領域について、それぞれ当該アドレス領域内のデ ータの書き込みと消去を禁止するための保護状態を設定 することができる保護状態設定手段と、WP信号がアク ティブである場合にのみ、該保護状態設定手段が保護状 態にあるデータの書き込み動作と消去動作を禁止するデ 20 ータ保護手段と、1回のバスサイクルによって外部から 入力される特定のデータおよび/またはアドレス、また は、2回以上のバスサイクルによって外部から入力され る特定のデータおよび/またはアドレスの組み合わせに よりWP解除コマンドの入力を判定するWP解除コマン ド判定手段と、WP信号を発生するものであり、少なく とも該WP信号がアクティブである場合に、該WP解除 コマンド判定手段がWP解除コマンドの入力を判定する と、該WP信号を非アクティブにするWP信号発生手段 とを備えている。

【0017】さらに、好ましくは、本発明の不揮発性半 導体記憶装置において、電気的にデータの書き換えと消 去が可能な不揮発性半導体記憶装置において、所定の各 アドレス領域について、それぞれ当該アドレス領域内の データの書き込みと消去を禁止するための保護状態を設 定することができる保護状態設定手段と、WP信号がア クティブである場合にのみ、該保護状態設定手段が保護 状態にあるデータの書き込み動作と消去動作を禁止する データ保護手段と、1回のバスサイクルによって外部か ら入力される特定のデータおよび/またはアドレス、ま たは、2回以上のバスサイクルによって外部から入力さ れる特定のデータおよび/またはアドレスの組み合わせ によりWP設定コマンドの入力を判定するWP設定コマ ンド判定手段と、1回のバスサイクルによって外部から 入力される特定のデータおよび/またはアドレス、また は、2回以上のバスサイクルによって外部から入力され る特定のデータおよび/またはアドレスの組み合わせに よりWP解除コマンドの入力を判定するWP解除コマン ド判定手段と、WP信号を発生するものであり、少なく とも該WP信号が非アクティブである場合に、該WP設 50 10

定コマンド判定手段がWP設定コマンドの入力を判定す ると、該WP信号をアクティブにし、少なくとも該WP 信号がアクティブである場合に、該WP解除コマンド判 定手段がWP解除コマンドの入力を判定すると、該WP 信号を非アクティブにするWP信号発生手段とを備えて いる。

【0018】さらに、好ましくは、本発明の不揮発性半 導体記憶装置におけるWP設定コマンド判定手段が、1 回のバスサイクルによって外部から入力される特定のデ ータ、または、2回以上のバスサイクルによって外部か ら入力される特定のデータの組み合わせによりWP設定 コマンドの入力を判定するものである。

【0019】さらに、好ましくは、本発明の不揮発性半 導体記憶装置におけるWP設定コマンド判定手段が、1 回目のバスサイクルによって外部から入力される特定の データおよび/またはアドレスと、2回目のバスサイク ルによって外部から入力される特定のデータおよび/ま たはアドレスとの組み合わせによりWP設定コマンドの 入力を判定するものである。

【0020】さらに、好ましくは、本発明の不揮発性半 導体記憶装置におけるWP設定コマンド判定手段が、1 回目のバスサイクルによって外部から入力される特定の データと、2回目のバスサイクルによって外部から入力 される特定のデータとの組み合わせによりWP設定コマ ンドの入力を判定するものである。

【0021】さらに、好ましくは、本発明の不揮発性半 導体記憶装置におけるWP設定コマンド判定手段が、1 回目のバスサイクルによって外部から入力される特定の データと、2回目のバスサイクルによって外部から入力 される特定のデータおよびアドレスとの組み合わせによ りWP設定コマンドの入力を判定するものである。

【0022】さらに、好ましくは、本発明の不揮発性半 導体記憶装置におけるWP設定コマンド判定手段が、1 回目のバスサイクルによって外部から入力される特定の データおよびアドレスと、2回目のバスサイクルによっ て外部から入力される特定のデータとの組み合わせによ りWP設定コマンドの入力を判定するものである。

【0023】さらに、好ましくは、本発明の不揮発性半 導体記憶装置におけるWP設定コマンド判定手段が、1 回目のバスサイクルによって外部から入力される特定の データおよびアドレスと、2回目のバスサイクルによっ て外部から入力される特定のデータおよびアドレスとの 組み合わせによりWP設定コマンドの入力を判定するも のである。

【0024】さらに、好ましくは、本発明の不揮発性半 導体記憶装置におけるWP設定コマンド判定手段が、各 バスサイクル時に入力されるデータをラッチするデータ ラッチ回路と、該データラッチ回路がラッチしたデータ を特定のデータと比較するデータ比較回路と、該データ 比較回路の比較結果をラッチする比較結果ラッチ回路

と、各バスサイクル時に入力されるアドレスをラッチするアドレスラッチ回路と、該アドレスラッチ回路がラッチしたアドレスを特定のアドレスと比較するアドレス比較回路と、2回目のバスサイクル以降における、該比較結果ラッチ回路がラッチした前回比較結果がデータの一致であり、該データ比較回路の比較結果がデータの一致であり、かつ、該アドレス比較回路の比較結果がアドレスの一致である場合にWP設定コマンドであると判定する論理回路とからなるものである。さらに、好ましくは、本発明の不揮発性半導体記憶装置におけるWP解除コマンド判定手段が、1回のバスサイクルによって外部から入力される特定のデータ、または、2回以上のバスサイクルによって外部から入力される特定のデータの組み合わせによりWP解除コマンドの入力を判定するものである。

【0025】さらに、好ましくは、本発明の不揮発性半導体記憶装置におけるWP解除コマンド判定手段が、1回目のバスサイクルによって外部から入力される特定のデータおよび/またはアドレスと、2回目のバスサイクルによって外部から入力される特定のデータおよび/またはアドレスとの組み合わせによりWP解除コマンドの入力を判定するものである。

【0026】さらに、好ましくは、本発明の不揮発性半導体記憶装置におけるWP解除コマンド判定手段が、1回目のバスサイクルによって外部から入力される特定のデータと、2回目のバスサイクルによって外部から入力される特定のデータとの組み合わせによりWP解除コマンドの入力を判定するものである。

【0027】さらに、好ましくは、本発明の不揮発性半導体記憶装置におけるWP解除コマンド判定手段が、1回目のバスサイクルによって外部から入力される特定のデータと、2回目のバスサイクルによって外部から入力される特定のデータおよびアドレスとの組み合わせによりWP解除コマンドの入力を判定するものである。

【0028】さらに、好ましくは、本発明の不揮発性半導体記憶装置におけるWP解除コマンド判定手段が、1回目のバスサイクルによって外部から入力される特定のデータおよびアドレスと、2回目のバスサイクルによって外部から入力される特定のデータとの組み合わせによりWP解除コマンドの入力を判定するものである。

【0029】さらに、好ましくは、本発明の不揮発性半導体記憶装置におけるWP解除コマンド判定手段が、1回目のバスサイクルによって外部から入力される特定のデータおよびアドレスと、2回目のバスサイクルによって外部から入力される特定のデータおよびアドレスとの組み合わせによりWP解除コマンドの入力を判定するものである。

【0030】さらに、好ましくは、本発明の不揮発性半 導体記憶装置におけるWP解除コマンド判定手段が、各 バスサイクル時に入力されるデータをラッチするデータ 50 12

ラッチ回路と、該データラッチ回路がラッチしたデータを特定のデータと比較するデータ比較回路と、該データ比較回路の比較結果をラッチする比較結果ラッチ回路と、各バスサイクル時に入力されるアドレスをラッチ可路と、該アドレスラッチ回路がラッチしたアドレスを特定のアドレスと比較するアドレスと比較するアドレスと比較するアドレスと比較するアドレスと比較記と、2回目のバスサイクル以降における、該比較結果ラッチ回路がラッチした前回比較結果がデータの一致であり、該データ比較回路の比較結果がデータの一致であり、かつ、該アドレス比較回路の比較結果がアドレスの一致である場合にWP解除コマンドであると判定する論理回路とからなるものである。さらに、好ましくは、本発明の不揮発性半導体記憶装置におけるWP信号発生手段が、電源投入時およびシステムのリセット時にWP信号をアクティブとするものである。

【0031】さらに、好ましくは、本発明の不揮発性半導体記憶装置において、1回のバスサイクルによって外部から入力される特定のデータおよび/またはアドレス、または、2回以上のバスサイクルによって外部から入力される特定のデータおよび/またはアドレスの組み合わせにより保護状態設定コマンドの入力を判定し、かつ、いずれかのバスサイクルによって外部から入力されるアドレスにより保護状態を設定するアドレス領域を指定する保護状態設定コマンド判定手段が設けられると共に、前記保護状態設定ヨマンド判定手段が保護状態設定コマンド判定手段が保護状態設定コマンドの入力を判定した場合に、指定されたアドレス領域について保護状態を設定するものであり、前記WP信号発生手段が、該保護状態設定コマンド判定手段が保護状態設定コマンドの入力を判定した場合に、WP信号をアクティブとするものである

【0032】以下、その作用について説明する。

【0033】上記構成により、不揮発性半導体記憶装置 の内部に設けたWP信号発生手段がWP信号を発生す る。このWP信号がアクティブであれば、データ保護手 段が保護状態を設定したデータの書き込み動作と消去動 作を禁止する。そして、外部から特定のデータやアドレ スの組み合わせが入力された場合に、WP設定コマンド 判定手段やWP解除コマンド判定手段がWP設定コマン ドやWP解除コマンドを判定して、このWP信号をアク 40 ティブまたは非アクティブにする。したがって、外部か らライトプロテクト信号WPバーを入力するためのWP バー入力端子を設ける必要がなくなり、既存のEPRO MやEEPROMなどとの互換性を保って周辺回路を簡 略化することができるようになる。また、WP設定コマ ンド判定手段を設けた場合には、専用のコマンドによっ て明示的にWP信号をアクティブにすることができる。 例えば保護状態を設定したデータの内容を修正する必要 が生じたためにWP解除コマンドでWP信号を一時的に 非アクティブにしたような場合に、WP設定コマンドを

用いてWP信号を再びアクティブに戻すことができるようになる。

【0034】なお、WP設定コマンドやWP解除コマンドがWP信号をアクティブまたは非アクティブにするためだけのコマンドである場合には、WP信号のアクティブ/非アクティブにかかわらず、WP信号発生手段は、WP設定コマンドの入力によりこのWP信号をアクティブにし、また、WP解除コマンドの入力によりこのWP信号を非アクティブにする。しかし、WP設定コマンドやWP解除コマンドがトグル動作を行うように設定されいる場合には、WP信号がアクティブである場合にWP設定コマンドが入力されると、WP信号を非アクティブにし、WP信号が非アクティブである場合にWP解除コマンドが入力されると、WP信号をアクティブにする

【0035】また、上記構成により、WP設定コマンド 判定手段は、外部から入力される特定のデータのみによってWP設定コマンドを判定するので、コマンド体系を 簡略化することができる。

【0036】さらに、上記構成により、WP設定コマン 20 ド判定手段は、2回のバスサイクルによって外部から特定のデータやアドレスが入力された場合にWP設定コマンドを判定するので、1回のバスサイクルのみで判定する場合に比べ、偶然にWP設定コマンドが入力される危険を低減させると共に、3回以上のバスサイクルによって判定する場合に比べ、コマンドの実行時間を短縮させることができる。

【0037】さらに、上記構成により、WP設定コマンド判定手段は、2回のバスサイクルによって外部から入力される特定のデータのみによりWP設定コマンドを判定するので、コマンド体系を簡略化すると共に回路構成も簡易化することができる。さらに、上記構成により、WP設定コマンド判定手段は、2回目のバスサイクルで特定のアドレスの入力も考慮してWP設定コマンドを判定するので、偶然にWP設定コマンドが入力される危険を低減させることができる。

【0038】さらに、上記構成により、WP設定コマンド判定手段は、1回目のバスサイクルで特定のアドレスの入力も考慮してWP設定コマンドを判定するので、偶然にWP設定コマンドが入力される危険を低減させることができる。

【0039】さらに、上記構成により、WP設定コマンド判定手段は、1回目と2回目のバスサイクルで特定のアドレスの入力も考慮してWP設定コマンドを判定するので、偶然にWP設定コマンドが入力される危険をほとんどなくすことができる。

【0040】さらに、上記構成により、WP設定コマンド判定手段を簡単な回路の組み合わせによって構成することができる。

【0041】 さらに、上記構成により、WP解除コマン 50

14

ド判定手段は、外部から入力される特定のデータのみに よってWP解除コマンドを判定するので、コマンド体系 を簡略化することができる。

【0042】さらに、上記構成により、WP解除コマンド判定手段は、2回のバスサイクルによって外部から特定のデータやアドレスが入力された場合にWP解除コマンドを判定するので、1回のバスサイクルのみで判定する場合に比べ、偶然にWP解除コマンドが入力される危険を低減させると共に、3回以上のバスサイクルによって判定する場合に比べ、コマンドの実行時間を短縮させることができる。

【0043】さらに、上記構成により、WP解除コマンド判定手段は、2回のバスサイクルによって外部から入力される特定のデータのみによりWP解除コマンドを判定するので、コマンド体系を簡略化すると共に回路構成も簡易化することができる。さらに、上記構成により、WP解除コマンド判定手段は、2回目のバスサイクルで特定のアドレスの入力も考慮してWP解除コマンドを判定するので、偶然にWP解除コマンドが入力される危険を低減させることができる。

【0044】さらに、上記構成により、WP解除コマンド判定手段は、1回目のバスサイクルで特定のアドレスの入力も考慮してWP解除コマンドを判定するので、偶然にWP解除コマンドが入力される危険を低減させることができる。

【0045】さらに、上記構成により、WP解除コマンド判定手段は、1回目と2回目のバスサイクルで特定のアドレスの入力も考慮してWP解除コマンドを判定するので、偶然にWP解除コマンドが入力される危険をほとんどなくすことができる。

【0046】さらに、上記構成により、WP解除コマンド判定手段を簡単な回路の組み合わせによって構成することができる。

【0047】さらに、上記構成により、WP信号発生手段が電源投入時やシステムのリセット時にWP信号を強制的にアクティブにするので、以前に保護状態を設定したことを忘れて誤ってこのデータを破損してしまうような間違いをなくすことができる。

【0048】さらに、上記構成により、保護状態設定コマンドが入力されるとWP信号も自動的にアクティブになるので、保護状態設定コマンドの発行後にWP信号をアクティブにするコマンドの発行を忘れて保護状態を設定したデータを破損してしまうようなおそれがなくなる。

[0049]

【発明の実施の形態】以下、本発明の実施形態について 説明する。

【0050】図1~図6は本発明の第1実施形態を示す ものであって、図1はWP信号発生回路の構成を示すブロック図、図2は不揮発性半導体記憶装置の構成を示す

ブロック図、図3はWP信号ラッチ回路の具体的構成を示すブロック図、図4はデータラッチ回路の具体的構成を示すブロック図、図5は第1データ比較回路の具体的構成を示すブロック図、図6はWP信号発生回路の動作を示すタイムチャートである。

【0051】本実施形態は、メモリセルとしてフラッシ ュメモリを用いた不揮発性半導体記憶装置について説明 する。この不揮発性半導体記憶装置は、図2に示すよう に、メモリセルアレイがN個の消去ブロック(セクタ) 1に分割されている。各消去ブロック1は、それぞれ同 じ数の複数のメモリセルからなる。これらの各消去ブロ ック1には、それぞれ不揮発性のメモリセルを用いた保 護状態(Block Protect)設定部2が設けられている。ラ イトステートマシン3は、これらの消去ブロック1内の メモリセルにデータを書き込むための書き込み(プログ ラム)動作や、このメモリセルのデータを消去ブロック 1単位で消去するための消去動作などを実行する回路で ある。そして、書き込み動作や読み出し動作などの場合 には、外部から入力されたアドレスに基づいて、行デコ ーダ/センス回路4の行デコーダがワード線を選択する と共に、列デコーダ5がビット線を選択することによ り、これらの消去ブロック1内のメモリセルを特定す る。この際、行デコーダ/センス回路4のセンス回路 は、列デコーダ5が選択したビット線をセンスする。ま た、消去動作の場合には、外部から入力されたアドレス に基づいて、ブロック選択回路6が消去を行う消去ブロ ック1を特定する。

【0052】消去/書き込み電圧発生回路7は、外部から供給される電源電圧VCCに基づいて高電圧(12V)を発生する昇圧回路であり、この高電圧をライトステートマシン3に供給することによりフラッシュメモリの消去動作と書き込み動作が実行される。なお、本実施形態のフラッシュメモリが負ゲート消去を行うタイプのもの\*

16

\*である場合には、この消去/書き込み電圧発生回路7は、高電圧に代えて負電圧を発生させる。

【0053】コマンドステートマシン8は、外部から入 力されたチップイネーブル信号CEバーとライトイネー ブル信号WEバーとデータとアドレスによってコマンド の種類を判定する回路である。チップイネーブル信号C Eバーは、当該不揮発性半導体記憶装置へのアクセスの 有無を示す制御信号であり、これがアクティブ(Lレベ ル) の場合にのみコマンドステートマシン8が動作す る。ライトイネーブル信号WEバーは、書き込みと読み 出しの区別を行う制御信号であり、これがアクティブ (Lレベル) の場合にはバスサイクルが書き込みサイク ルとなる。データは、メモリセルに書き込むためのデー タとして行デコーダ/センス回路4に送られると共に、 コマンド用としてこのコマンドステートマシン8に送ら れる。アドレスは、データを書き込むメモリセルや消去 を行う消去ブロック1を特定するために行デコーダ/セ ンス回路4や列デコーダ5に送られると共に、コマンド 用としてこのコマンドステートマシン8に送られる。コ マンドステートマシン8は、1回~3回程度のバスサイ クルの間に、これらライトイネーブル信号WEバーがア クティブであるかどうかを検出すると共に、データの値 と場合によってアドレスの値が所定値であるかどうかを 検出することによりコマンドを判定する。判定されたコ

ト時に初期化が行われるようになっている。 【0054】上記コマンドステートマシン8が判定する コマンドの一部を表1に示す。

マンドは、ライトステートマシン3に送られ、これによ

って書き込み動作や消去動作などが実行される。また、

このコマンドステートマシン8には、外部から入力され

たリセット信号により、電源投入時やシステムのリセッ

[0055]

【表1】

コマンド	1回目の書き	込みサイクル	2回目の書き込みサイクル	
3471	アドレス	データ	アドレス	チータ
データ書き込み	Don't Care	4 0 H	W A	W D
ブロック消去	Don't Care	2 0 H	ВА	рон
ロックブロック	Don't Care	7 7 H	8 A	D 0 H

【0056】なお、ここで示すコマンドは、バスサイクルが全て書き込みサイクルの場合のもののみを示し、各バスサイクルでは、チップイネーブル信号CEバーとライトイネーブル信号WEバーは共にアクティブ(Lレベル)になるものとする。この表1において、1回目の書き込みサイクルで送られて来たデータが40H(「H」は数値が16進表記であることを示す。また、以降も同様である)であった場合には、データ書き込みコマンドであると判定し、2回目の書き込みサイクルで送られて来た書き込みアドレスWAと書き込みデータWDに基づ50

いてライトステートマシン3に書き込み動作を実行させる。また、1回目の書き込みサイクルと2回目の書き込みサイクルで送られて来たデータがそれぞれ20HとD0Hであった場合には、ブロック消去コマンドであると判定し、2回目の書き込みサイクルで送られて来た消去ブロックアドレスBAに基づいてライトステートマシン3に消去動作を実行させる。さらに、1回目の書き込みサイクルと2回目の書き込みサイクルで送られて来たデータがそれぞれ77HとD0Hであった場合には、ロックブロックコマンド(保護状態設定コマンド)であると

判定し、2回目の書き込みサイクルで送られて来たロックブロックアドレスBAに基づいてライトステートマシン3により、当該消去ブロック1の保護状態設定部2に保護状態を設定させる。なお、コマンドステートマシン8におけるこれらの動作は、従来例で示した不揮発性半導体記憶装置と同じである。

【0057】上記コマンドステートマシン8には、WP信号発生回路9が設けられている。WP信号発生回路9は、WP信号を発生させてライトステートマシン3に送る回路である。ライトステートマシン3は、このWP信号がアクティブ(Hレベル)な場合に、各消去ブロック1の保護状態設定部2に設定された保護状態を有効なものとして取り扱う。即ち、表2に示すように、

### [0058]

### 【表2】

WP信号	保護状態設定部 2	消去/書き込み動作
	保護状態	禁止
н	消去/睿き込み可	実行可能
	保護状態	実行可能
. <b>L</b>	消去/書き込み可	実行可能

【0059】WP信号がHレベルの場合にのみ、保護状態を設定された消去ブロック1への消去動作と書き込み動作を禁止し、その他の場合には全て消去/書き込み動作を実行可能とする。

【0060】WP信号発生回路9は、図1に示すよう に、WP信号発生部9aとWP解除コマンド判定部9b とで構成されている。WP信号発生部9aは、WP信号 ラッチ回路11からWP信号を出力するようになってい る。WP信号ラッチ回路11は、図3に示すように、フ リップフロップ回路を構成する2個のインバータ11 a, 11bと、このインバータ11aの出力を反転して WP信号として出力する1個のインバータ11cと、ゲ ートがそれぞれセット端子とリセット端子に接続された 2個のNチャンネルのMOS・FET11d, 11eと からなる。したがって、セット端子がHレベルになる と、MOS・FET11dがONとなるので、インバー タ11aの出力がLレベルとなりインバータ11cから 出力されるWP信号がHレベルとなって、セット端子が レレベルに戻った後もこの状態が維持される。また、リ セット端子がHレベルになると、MOS・FET11e がONとなるので、インバータ11aの出力がHレベル となりインバータ11cから出力されるWP信号がLレ ベルとなって、リセット端子がLレベルに戻った後もこ の状態が維持される。図1に示すように、このWP信号 ラッチ回路11のセット端子には、OR回路12を介し てロック信号とリセット信号が入力されると共に、リセ ット端子には、WP解除コマンド判定部9bの出力が入 力されるようになっている。ロック信号は、コマンドス 50 18

テートマシン8が上記ロックブロックコマンドを判定した場合にHレベルとなる信号である。このため、外部からの操作によりいずれかの消去ブロック1の保護状態設定部2に保護状態が設定されると、WP信号ラッチ回路11がセットされてWP信号がアクティブ(Hレベル)となるので、この保護状態が自動的に有効になる。また、リセット信号は、電源投入時やシステムのリセット時にHレベルとなる信号である。このため、電源投入時やシステムのリセット時には、WP信号ラッチ回路11がセットされてWP信号がアクティブ(Hレベル)となるので、以前に保護状態設定部2に設定されていた保護状態が自動的に有効になる。

【0061】WP解除コマンド判定部9bは、外部から 入力されたデータをタイミング信号 ø1によってデータ ラッチ回路13にラッチするようになっている。タイミ ング信号 φ1は、図6に示すように、ライトイネーブル 信号WEバーを反転させた信号であり、各書き込みサイ クルの前半 (時刻 t 1~ t 2, t 3~ t 4) に一旦Hレベル となり、後半 (時刻 t 2~ t 3, t 4~ t 5) に L レベルに 20 戻る。データラッチ回路13は、図4に示すように、フ リップフロップ回路を構成する2個のインバータ13 a、13bと、このインバータ13aの出力を反転する 1個のインバータ13cと、ゲートにタイミング信号 φ 1またはこのタイミング信号 ø1をインバータ13 dで反 転させた信号が入力されるようになった2個ずつのNチ ャンネルのMOS・FET13e, 13fとPチャンネ ルのMOS・FET13g, 13hからなる1ビットの ラッチ回路をデータのビット幅の数だけ併設した回路で ある。したがって、図6に示すように、各書き込みサイ クルの前半にタイミング信号 ø1がHレベルになると、 MOS·FET13e, 13hがONとなり、データの 各ビットがそれぞれフリップフロップ回路に入力され る。また、書き込みサイクルの後半にタイミング信号 ø 1がLレベルに戻ると、MOS・FET13e, 13h がOFFに戻り、直前に入力されたデータの各ビットが それぞれフリップフロップ回路にラッチされると共に、 MOS·FET13f, 13gがONとなるので、この ラッチされたデータの各ビットが出力される。

【0062】図1に示すように、データラッチ回路13でラッチされたデータは、第1データ比較回路14と第2データ比較回路15にそれぞれ入力される。第1データ比較回路14は、図5に示すように、データのビット幅の数と同じ個数のEX-NOR回路14aと、これら全てのEX-NOR回路14aの出力の論理積を取る1個の多入力AND回路14bとからなる回路である。なお、本実施形態では、データとアドレスが共に8ビットの例を示すので、図5では、8個のEX-NOR回路14aを設けた場合を示している。各EX-NOR回路14aは、2方の入力の論理レベルが一致した場合にのみHレベルを出力する排他的論理和回路である。これらの

EX-NOR回路14aの一方の入力端子には、データ ラッチ回路13が出力するデータの各ビットが入力さ れ、他方の入力端子には、予め設定された比較値の各ビ ットが入力される。したがって、このデータと比較値の 各ビットが全部一致すると、全てのEX-NOR回路1 4 a の出力がHレベルとなるので、多入力AND回路1 4 b から出力される比較結果もHレベルとなる。しか . し、データと比較値が1ビットでも相違すると、いずれ かのEX-NOR回路14aの出力がLレベルとなるの で、多入力AND回路14bから出力される比較結果も Lレベルとなる。図1に示す第2データ比較回路15 も、この図5に示した第1データ比較回路14と同様の 構成である。ただし、第1データ比較回路14は、比較 値として47Hを設定しているので、入力されたデータ がこの47Hである場合にのみ比較結果としてHレベル を出力し、第2データ比較回路15は、比較値としてD 0Hを設定しているので、入力されたデータがこのD0 Hである場合にのみ比較結果としてHレベルを出力す る。

【0063】上記第1データ比較回路14から出力され 20 た比較結果は、比較結果ラッチ回路16のセット端子に 入力される。比較結果ラッチ回路16は、図3に示した WP信号ラッチ回路11と同様の構成の回路である。 し たがって、図6に示すように、1回目の書き込みサイク ルの時刻t2に、データラッチ回路13が47Hのデー タをラッチすることにより第1データ比較回路14の比 較結果がHレベルになると、少し遅れてこの比較結果ラ ッチ回路16が出力する前回比較結果øAがHレベルに なる。また、比較結果ラッチ回路16のリセット端子に は、カウンタ回路17が出力するカウントアップ信号 φ Bが入力されるようになっている。カウンタ回路17 は、この比較結果ラッチ回路16が出力する前回比較結 果φAがHレベルである間にAND回路18を介してタ イミング信号φ1を入力し、このタイミング信号φ1の立 ち上がりを2回カウントする回路であり、2回のカウン トを行うと、出力のカウントアップ信号もBをHレベル にするようになっている。したがって、図6に示すよう に、時刻 t 2の少し後に前回比較結果 ø AがH レベルにな ると、カウンタ回路17がタイミング信号 φ1の立ち上 がりを時刻t3と時刻t5でカウントし、この時刻t5に 2回目のカウントが行われるとカウントアップ信号 øB がHレベルになるので、これより少し遅れて比較結果ラ\*

20

\*ッチ回路 1 6 が出力する前回比較結果 φ A が L レベルに 戻る。

【0064】図1に示すように、上記WP解除コマンド判定部9bは、外部から入力されたアドレスをタイミング信号も1によってアドレスラッチ回路19にラッチするようになっている。アドレスラッチ回路19は、図4に示したデータラッチ回路13と同様の構成の回路であり、図6に示す1回目の書き込みサイクルの時刻t2と2回目の書き込みサイクルの時刻t4にアドレスをラッチして出力する。このアドレスラッチ回路19がラッチしたアドレスは、アドレス比較回路20に送られる。アドレス比較回路20は、図5に示した第1データ比較回路14や第2データ比較回路15と同様の構成の回路であるが、比較値としてFFHが設定されているので、入力されたアドレスがこのFFHである場合にのみ比較結果としてHレベルを出力する。

【0065】上記比較結果ラッチ回路16が出力する前 回比較結果 φAと第2データ比較回路15が出力する比 較結果とアドレス比較回路20が出力する比較結果は、 3入力AND回路21に入力され、この3入力AND回 路21の出力が上記WP信号発生部9aにおけるWP信 号ラッチ回路11のリセット端子に入力されるようにな っている。したがって、図6に示すように、1回目の書 き込みサイクルで47Hのデータが入力されることによ り時刻 t 2の少し後に前回比較結果 ø AがH レベルにな り、2回目の書き込みサイクルでDOHのデータとFF Hのアドレスが入力されることにより時刻 t 4に第2デ ータ比較回路15とアドレス比較回路20の比較結果が Hレベルになると、3入力AND回路21の出力がHレ ベルになってWP信号ラッチ回路11がリセットされW P信号が非アクティブ (Lレベル) となるので、保護状 態設定部2に設定されていた保護状態が無効となる。 な お、この3入力AND回路21の出力は、時刻 t 5以降 に前回比較結果φAがLレベルに戻ることによりLレベ ルとなるが、WP信号ラッチ回路11は、これ以降もセ ット端子にHレベルが入力されるまでWP信号のLレベ ルを維持する。

【0066】上記構成の不揮発性半導体記憶装置は、コマンドステートマシン8に設けられたWP信号発生回路9によって表3に示すWP解除コマンドが判定される。 【0067】

【表3】

コマンド	1回目の書き	込みサイクル	2回目の書き込みサイクル		
3421	アドレス	データ	アドレス	データ	
WP解除コマンド	Don't Care	4 7 H	FFH	DOH	

【0068】即ち、各バスサイクルは、チップイネーブル信号CEバーとライトイネーブル信号WEバーを共にアクティブ(Lレベル)にして書き込みサイクルとし、

1回目の書き込みサイクルで47Hのデータが入力されると共に、2回目の書き込みサイクルでFFHのアドレスとD0Hのデータが入力された場合にWP解除コマン

ドが判定されて、WP信号発生回路9から出力されるWP信号が非アクティブ (Lレベル)となる。この際、1回目の書き込みサイクルで入力されるアドレスはコマンドの判定対象とはならないので、任意のアドレスとすることができる。このようにWP信号がLレベルになると、保護状態設定部2に設定されていた保護状態が無効となるので、表2に示したように、これ以降は保護状態設定部2の設定にかかわらず任意の消去ブロック1の消去/書き込み動作が実行可能となる。

【0069】以上説明したように、本実施形態の不揮発 性半導体記憶装置は、消去ブロック1の消去/書き込み 動作を禁止する保護状態を有効にするためのWP信号を コマンドステートマシン8内に設けたWP信号発生回路 9によって発生させ、WP解除コマンドによってこのW P信号を非アクティブ (Lレベル) にすることができる ので、外部からライトプロテクト信号WPバーを入力す るためのWPバー入力端子を設ける必要がなくなる。ま た、ロックブロックコマンドにより消去ブロック1の保 護状態設定部2に保護状態を設定すれば、自動的にWP 信号もアクティブになるので、従来のようにロックブロ ックコマンドの発行後にライトプロテクト信号WPバー をアクティブにするのを忘れて重要なデータなどが破壊 されるというようなおぞれもなくなる。さらに、電源投 入時やシステムのリセット時にもWP信号が強制的にア クティブとなるので、以前に保護状態を設定したことを 忘れ誤ってデータなどを破壊するというようなおそれも なくなる。

【0070】ここで、表1や表3に示したコマンドは、システムのCPUなどから見れば、不揮発性半導体記憶 装置に対して連続して2回の書き込み命令を実行してい\*30 22

\*るにすぎない。したがって、プログラムの作成ミスや実 行プログラムが暴走したような場合には、偶然にWP解 除コマンドが発行され、さらにデータ書き込みコマンド やブロック消去コマンドが発行される危険が全くないと はいえない。そして、このような場合には、ロックブロ ックコマンドにより特定の消去ブロック1の保護状態設 定部2を保護状態に設定すると共にWP信号をアクティ ブ(Hレベル)にして保護状態を有効にしていたとして も、この消去ブロック1に格納していた重要なデータや プログラムが破壊されるおそれがある。これに対して、 外部からライトプロテクト信号WPバーを入力するため のWPバー入力端子を設けた従来の不揮発性半導体記憶 装置では、ハードウエア的にこのWPバー入力端子をア クティブ (Lレベル) に設定しておけば、このような偶 然による破壊を確実に防止することができる。そこで、 本実施形態では、2回の書き込みサイクルの特定のデー タの組み合わせに加えて、2回目の書き込みサイクルで は特定のアドレスが入力された場合にのみWP解除コマ ンドを判定するようにしている。このように2つのデー タに1つのアドレスを加えてWP解除コマンドの判定を 行うと、これらがWP解除コマンドと同じ値を同じ順序 で連続して発行される確率は極めて低くなるので、実用 上はこのような偶然による破壊を被るおそれはほとんど ない。ところで、上記WP解除コマンドは、表4に示す -第1コマンド例のように、2回目の書き込みサイクルに おいてもアドレスを無視しデータのみにより判定するよ うに定めることができる。

[0071]

【表 4】

WP解除コマンド	1回目の春き	込みサイクル	2回目の書き込みサイクル	
	アドレス	データ	アドレス	データ
第1コマンド例	Don't Care	4 7 H	Don't Care	рон
第2コマンド例	FFH	4 7 H	Don't Care	рон
第3コマンド例	FFH	4 7 H	FFH	DOH

【0072】この第1コマンド例は、上記のような偶然による破壊があまり問題とならないような場合に利用でき、これによってWP信号発生回路9におけるアドレス 40 ラッチ回路19やアドレス比較回路20などが不要となり回路を簡易化すると共に、コマンド体系が複雑化するのを防止することができる。また、このWP解除コマンドは、表4の第2コマンド例のように、2回目ではなく1回目の書き込みサイクルでアドレスがFFHであるかどうかを判断して判定したり、第3コマンド例のように、1回目と2回目の双方の書き込みサイクルでアドレスがFFHであるかどうかを判断して判定することもできる。第3コマンド例では、別途設けたAND回路によって第1データ比較回路14とアドレス比較回路20の 50

比較結果の論理積を取り、この結果を比較結果ラッチ回路16のセット端子に入力するだけでよく、これによって偶然によるデータの破壊の確率を上記実施形態の場合よりも低下させることができる。

【0073】さらに、上記WP解除コマンドは、2回の書き込みサイクルで送られて来るデータやアドレスにより判定を行ったが、偶然による破壊がほとんど問題とならない場合には、1回の書き込みサイクルで送られて来るデータまたはこのデータとアドレスの組み合わせにより判定を行うこともできる。また、これとは逆に、3回以上の書き込みサイクルで送られて来るデータまたはこのデータとアドレスの組み合わせにより判定を行うこともでき、このように書き込みサイクル数を増やせば偶然

による破壊の確率をさらに低下させることができる。ただし、書き込みサイクル数が増加すれば、回路構成が複雑になるだけでなく、コマンドの実行時間が長くなり使い勝手も悪くなるという欠点が生じる。

【0074】図7〜図8は本発明の第2実施形態を示す ものであって、図7はWP信号発生回路の構成を示すブロック図、図8はWP信号発生回路の動作を示すタイム チャートである。なお、第1実施形態で示したものと同 様の機能を有する構成部材には同じ番号を付記して説明 を省略する。

【0075】上記第1実施形態では、一旦WP解除コマンドでWP信号が非アクティブになると、ロックブロックコマンドによって新たな保護状態を設定するか、または、システムをリセットしたり電源を再投入しなければ、このWP信号をアクティブにすることができなかった。そこで、本実施形態では、WP信号をアクティブにするためだけのWP設定コマンドを独立して設けた不揮発性半導体記憶装置について説明する。

【0076】本実施形態の不揮発性半導体記憶装置の全体構成は、図2に示した第1実施形態の場合と同じであ\*20

24

\*る。しかし、図7に示すように、WP信号発生回路9には、WP信号発生部9aとWP解除コマンド判定部9bに加えて、WP設定コマンド判定部9cが設けられている。WP信号発生部9aとWP解除コマンド判定部9bの構成は、図1に示した第1実施形態と同じである。また、WP設定コマンド判定部9cは、WP解除コマンド判定部9bとほぼ同じ構成を成していて、第1データ比較回路14に比較値として設定される値が57Hであることだけが相違する。そして、このWP設定コマンド判定部9cの3入力AND回路21の出力は、ロック信号とリセット信号と共に、WP信号発生部9aのOR回路12に入力されるようになっている。

【0077】上記WP信号発生回路9は、第1実施形態と同様にWP解除コマンド判定部9bが表3に示したWP解除コマンドを判定してWP信号を非アクティブにするだけでなく、WP設定コマンド判定部9cが表5に示すWP設定コマンドを判定してWP信号をアクティブにすることができる。

[0078]

【表5】

コマンド	1 回目の書き	込みサイクル	2回目の書き込みサイクル		
3434	アドレス	データ	アドレス	データ	
WP設定コマンド	Don't Care	5 7 H	FFH	DOH	

【0079】即ち、WP設定コマンド判定部9cは、図 8に示すように、時刻 t11に1回目の書き込みサイクル として、チップイネーブル信号CEバーとライトイネー ブル信号WEバーが共にアクティブ (Lレベル) になっ てから57Hのデータが入力されると、時刻 t 12でのタ イミング信号φ1の立ち下がりによってデータラッチ回 路13がこの57Hのデータをラッチするので、第1デ ータ比較回路14の比較結果がHレベルになり、少し遅 れて比較結果ラッチ回路 1 6 が出力する前回比較結果 φ AがHレベルになる。また、時刻 t 13に2回目の書き込 みサイクルとして、チップイネーブル信号CEバーとラ イトイネーブル信号WEバーが共にアクティブになって からFFHのアドレスとDOHのデータが入力される と、時刻 t 14でのタイミング信号 ø 1の立ち下がりによ ってアドレスラッチ回路19とデータラッチ回路13が これらFFHのアドレスとDOHのデータをそれぞれラ ッチするので、アドレス比較回路20と第2データ比較 回路15の比較結果が共にHレベルになる。ところで、 このとき第1データ比較回路14の比較結果はLレベル になるが、比較結果ラッチ回路16は、時刻 t 15にカウ ンタ回路17から出力されるカウントアップ信号。Bが Hレベルとなってリセットされるまで、前回比較結果。 AのHレベルの出力を維持する。したがって、時刻 t 14 ~ t 15の間は、この比較結果ラッチ回路 1 6 と第 2 デー タ比較回路15とアドレス比較回路20の出力が全てH 50

レベルとなるので、3入力AND回路21の出力もHレベルとなる。そして、これによってWP設定コマンド判定部9cの出力がHレベルとなるので、WP信号発生部9aのOR回路12を介してWP信号ラッチ回路11がセットされ、WP信号がアクティブ(Hレベル)となる。

【0080】この結果、本実施形態のWP信号発生回路 9は、第1実施形態の場合と同様に、1回目の書き込み サイクルで47日のデータが入力されると共に、2回目 の書き込みサイクルでFFHのアドレスとDOHのデー タが入力された場合に、WP解除コマンドであると判定 するので、WP信号が非アクティブ(Lレベル)とな る。すると、保護状態設定部2に設定されていた保護状 態が無効となるため、表2に示したように、これ以降は 保護状態設定部2の設定にかかわらず任意の消去ブロッ ク1の消去/書き込み動作が実行可能となる。また、こ の後に、1回目の書き込みサイクルで57Hのデータが 入力されると共に、2回目の書き込みサイクルでFFH のアドレスとDOHのデータが入力されると、WP設定 コマンドであると判定するので、WP信号がアクティブ (Hレベル)となる。すると、保護状態設定部2に設定 されていた保護状態が再び有効となるため、表2に示し たように、これ以降は保護状態設定部2に保護状態が設 定された消去ブロック1の消去/書き込み動作が禁止さ れる。

【0081】以上説明したように、本実施形態の不揮発性半導体記憶装置は、第1実施形態の場合と同様に、WP信号をコマンドステートマシン8内に設けたWP信号発生回路9によって発生させるので、外部からライトプロテクト信号WPバーを入力するためのWPバー入力端子を設ける必要がなくなる。また、WP解除コマンドによってWP信号を非アクティブにするだけでなく、WP設定コマンドによってこのWP信号をアクティブにすることもできる。しかも、ロックブロックコマンドにより消去ブロック1の保護状態設定部2に保護状態を設定すれば、自動的にWP信号もアクティブになり、電源投入\*

26

\*時やシステムのリセット時にもWP信号が強制的にアクティブになる。ただし、本実施形態の場合には、WP設定コマンドが独立して設けられるので、ロックブロックコマンドが入力されてもWP信号が自動的にアクティブにはならないようにすることもできる。

【0082】ところで、上記WP設定コマンドについても、表6に示す第1コマンド例のように、1回目と2回目の書き込みサイクルで共にアドレスを無視しデータのみにより判定するように定めることができる。

[0083]

【表6】

WP設定コマンド	1回目の書き	込みサイクル	2回目の書き込みサイクル	
	アドレス	データ	アドレス	データ
第1コマンド例	Don't Care	5 7 H	Don't Care	DOH
第2コマンド例	FFH	5 7 H	Don't Care	DOH
第3コマンド例	FFH	5 7 H	FFH	DOH

【0084】この第1コマンド例は、第1実施形態で説明した実行プログラムの暴走などによる誤ったコマンド 20 操作があまり問題とならないような場合に利用でき、これによってWP信号発生回路9の回路構成とコマンド体系を簡易化することができる。また、このWP設定コマンドは、表6の第2コマンド例のように、2回目ではなく1回目の書き込みサイクルでアドレスがFFHであるかどうかを判断して判定したり、第3コマンド例のように、1回目と2回目の双方の書き込みサイクルでアドレスがFFHであるかどうかを判断して判定することもできる。第3コマンド例では、誤ったコマンド操作の確率を上記実施形態の場合よりも低下させることができる。 30 【0085】さらに、上記WP設定コマンドは、2回の

【0085】さらに、上記WP設定コマンドは、2回の書き込みサイクルで送られて来るデータやアドレスにより判定を行ったが、誤ったコマンド操作がほとんど問題とならない場合には、1回の書き込みサイクルで送られて来るデータまたはこのデータとアドレスの組み合わせにより判定を行うこともできる。また、これとは逆に、3回以上の書き込みサイクルで送られて来るデータまたはこのデータとアドレスの組み合わせにより判定を行うこともでき、このように書き込みサイクル数を増やせば誤ったコマンド操作の確率をさらに低下させることができる。ただし、書き込みサイクル数が増加すれば、回路構成が複雑になるだけでなく、コマンドの実行時間が長くなり使い勝手も悪くなるという欠点が生じる。

【0086】図9は本発明の第3実施形態を示すものであって、WP信号発生回路の構成を示すブロック図である。なお、第1および第2実施形態で示したものと同様の機能を有する構成部材には同じ番号を付記して説明を省略する。

【0087】上記第1および第2実施形態では、WP信号をアクティブにするためのロックブロックコマンドや 50

WP設定コマンドと、WP信号を非アクティブにするた めのWP解除コマンドとを区別していたが、本実施形態 では、1つのWP解除コマンドのトグル動作によってこ のWP信号を制御する場合について説明する。本実施形 態の不揮発性半導体記憶装置の全体構成は、図2に示し た第1実施形態の場合と同じである。また、図9に示す ように、本実施形態のWP信号発生回路9におけるWP 解除コマンド判定部9 b も、図1に示した第1実施形態 の場合と同じ構成であり、同様にしてWP解除コマンド を判定する。しかし、WP信号発生部9aは、第1実施 形態の場合と異なり、第1のフリップフロップ回路を構 成するインバータ31およびNOR回路32と、第2の フリップフロップ回路を構成するインバータ33および NOR回路34と、このNOR回路34の出力を反転し てWP信号として出力するインバータ35と、2個のN チャンネルのMOS・FET36、37と、WP解除コ マンド判定部9bの3入力AND回路21の出力を反転 するインバータ38とからなる。また、NOR回路3 2, 34の他方の入力にはリセット信号が入力される。

【0088】上記構成のWP信号発生部9aは、通常時は3入力AND回路21の出力がLレベルとなるので、MOS・FET36がOFFでMOS・FET37がONとなる。そして、電源投入時やシステムのリセット時にリセット信号がHレベルになると、NOR回路34がLレベルの出力を維持すると共に、インバータ35から出力されるWP信号がアクティブ(Hレベル)となる。また、この際、WP信号はMOS・FET36を介してNOR回路32に送られるので、このNOR回路32の出力はLレベルとなる。

【0089】ここで、WP解除コマンド判定部9bにW P解除コマンドが入力されて3入力AND回路21の出 力がHレベルになると、MOS・FET37がOFFと

なるので、NOR回路32のLレベルの出力が維持されると共に、MOS・FET36がONとなることにより、このNOR回路32の出力のLレベルがNOR回路34に入力される。すると、3入力AND回路21の出力がLレベルに戻りMOS・FET36がOFFになった後も、NOR回路34がHレベルの出力を維持し、インバータ35から出力されるWP信号が非アクティブ(レレベル)に変わる。ただし、3入力AND回路21の出力がLレベルに戻りMOS・FET37がONになると、WP信号のLレベルによりNOR回路32の出力はHレベルとなる。

【0090】また、WP解除コマンド判定部9bに再度WP解除コマンドが入力されて3入力AND回路21の出力が再びHレベルになると、MOS・FET37がOFFとなるので、NOR回路32のHレベルの出力が維持されると共に、MOS・FET36がONとなることにより、このNOR回路32の出力のHレベルがNOR回路34に入力される。すると、3入力AND回路21の出力がLレベルに戻りMOS・FET36がOFFになった後も、NOR回路34がLレベルの出力を維持し、インバータ35から出力されるWP信号が再びアクティブ(Hレベル)となる。そして、以降も同様にしてWP解除コマンドが入力されるたびに、WP信号のアクティブと非アクティブがトグル動作によって交互に入れ変わる。

【0091】以上説明したように、本実施形態の不揮発性半導体記憶装置によれば、WP解除コマンドをWP設定コマンドと兼用することができるので、コマンド体系を簡略化することができる。

【0092】なお、上記第1~第3実施形態では、WP解除コマンドやWP設定コマンドを判定するためのデータの値を47Hや57HとD0Hにしアドレスの値をFFHにしたが、本発明はこれらの値に限定されるものでなく、他のコマンドについても同様である。また、上記第1~第3実施形態では、WP信号がHレベルの場合にアクティブとしたが、Lレベルの場合にアクティブとすることもでき、他の信号についても同様である。

【0093】さらに、上記第1~第3実施形態では、図10に示すような浮遊ゲート42を備えたメモリセルによるフラッシュメモリについて例示したが、例えばゲート酸化膜に強誘電体薄膜を用いたメモリセルを有する不揮発性半導体記憶装置、または、DRAMキャパシタの容量部の酸化膜に強誘電体薄膜を用いたメモリセルを有する不揮発性半導体記憶装置などについても同様に実施することができる。強誘電体薄膜を用いた不揮発性半導体記憶装置は、この強誘電体薄膜によるゲート酸化膜の分極反転を利用してデータの記憶を行うので、従来のように極めて薄いトンネル酸化膜を用いる必要がなくなり、さらに高集積化を図ることができるという利点がある。

28

#### [0094]

【発明の効果】以上のように本発明の不揮発性半導体記憶装置によれば、各消去ブロックなどに設定された保護状態を有効にするためのWP信号を内部で発生させると共に、このWP信号を外部からのコマンドなどによって制御することにより、外部からライトプロテクト信号WPバーを入力するためのWPバー入力端子を設ける必要がなくなり、既存のEPROMやEEPROMなどとの互換性を保って周辺回路を簡略化することができるようになる。また、このライトプロテクト信号WPバーの設定忘れなどにより誤って重要なデータなどが破壊されるようなこともなくなる。

#### 【図面の簡単な説明】

【図1】本発明の第1実施形態を示すものであって、W P信号発生回路の構成を示すブロック図である。

【図2】本発明の第1実施形態を示すものであって、不 揮発性半導体記憶装置の構成を示すブロック図である。

【図3】本発明の第1実施形態を示すものであって、W P信号ラッチ回路の具体的構成を示すブロック図であ ス

【図4】本発明の第1実施形態を示すものであって、データラッチ回路の具体的構成を示すブロック図である。

【図5】本発明の第1実施形態を示すものであって、第 1データ比較回路の具体的構成を示すブロック図であ る。

【図6】本発明の第1実施形態を示すものであって、W P信号発生回路の動作を示すタイムチャートである。

【図7】本発明の第2実施形態を示すものであって、W P信号発生回路の構成を示すブロック図である。


【図8】本発明の第2実施形態を示すものであって、W P信号発生回路の動作を示すタイムチャートである。

【図9】本発明の第3実施形態を示すものであって、W P信号発生回路の構成を示すプロック図である。


【図10】フラッシュメモリのメモリセルの構成を示す 回路図である。

### 【符号の説明】


- 1 消去ブロック
- 2 保護状態設定部
- 3 ライトステートマシン
- 0 8 コマンドステートマシン
  - 9 WP信号発生回路
  - 9a WP信号発生部
  - 9 b WP解除コマンド判定部
  - 9 c WP設定コマンド判定部
  - 13 データラッチ回路
  - 14 第1データ比較回路
  - 16 比較結果ラッチ回路
  - 19 アドレスラッチ回路
  - 20 アドレス比較回路
- 50 21 3入力AND回路



【図7】



## 【図8】



【図10】

